5年前，在IDC機房中，一個42U機架只需要 1KW的最大功率；但現在，一個滿載刀片服務器或1U機架式服務器的機架需要14KW的功率，這已經超過了大多數機房的電力設計容量，但還能通過線路改造來實現；但假如按照目前業界的CPU和系統設計趨勢，5年后，1個滿載服務器的機架至少需要80KW的功率，對于IDC機房而言，不僅需要巨額的線路改造費用。更重要的是，對于所有用戶而言，這一趨勢將造成服務器有效運行時間內的電費將占到更高的比例——例如一臺2萬元的兩路PC Server，按照目前國內的電費價格，運行5年的電費將超過8000元；即使電費不漲價，5年后該成本將超過1.4萬元。
幸而，上述分析只是建立在服務器設計趨勢不變的前提下，而實際上從服務器能耗最主要的來源，服務器CPU的設計趨勢看，從過去30多年里單純追求摩爾定律，通過提高晶體管密度和時鐘頻率來提高性能；到1990年代末期，DEC和IBM意識到單純提高晶體管密度和降低制程即將面臨瓶頸，開始在Alpha和Power4上研究CMP（單芯片多處理器架構），接著2003年以后AMD和Intel也朝著CMP的方向轉變，注重芯片和服務器系統的實際效能；一直到目前業界普遍重視服務器系統和CPU的能耗/效能比，也就是在提升效能的同時，強調節能的趨勢看，服務器用戶大可不必為未來的電費單操心。
應該說CMP的普及緩解了服務器性能和成本之間的矛盾，但明顯CMP并不是萬能的。因為2005 年里新發布的RISC和CISC架構的服務器CPU都采用了CMP架構，系統效能雖仍在提升，單位空間內的功耗還是在持續增加——例如最新的Power5 ＋和UltraSPARC T1，雖然每個核心的功耗有所降低，但芯片上的核心密度卻是翻倍的增長。
所以，在未來的幾年中，一個重要的趨勢是，CMP架構的處理器將進一步普及，但這并非完美的解決之道；AMD、 IBM、Intel等上游廠商還將在新的處理器架構和半導體材料方面進行更多的研究，而2006年亮相的AMD 4核皓龍、IBM的Power6和Intel的Montecito將給業界一些新的參考。
